Verilog代码覆盖工具 Covered
- 授权协议: 未知
- 开发语言: C/C++
- 操作系统: 跨平台
- 软件首页: http://covered.sourceforge.net/
- 软件文档: http://covered.sourceforge.net/user/index.html
软件介绍
Covered 是一个Verilog代码覆盖工具，它读取的Verilog设计和生成的光碟/ LXT从设计转储文件并生成一个覆盖文件，可以合并的文件或其他保险用于创建报告的报道。涵盖还包含图形用户界面覆盖报告的效用，在一个覆盖读取文件以允 许交互式报道发现。由测量范围涵盖领域包括：行，切换，内存，组合逻辑，FSM 状态和状态转换以及断言覆盖。
Verilog HDL是一種硬體描述語言（hardware description language），為了製作數位電路而用來描述ASICs和FPGA的設計之用。Verilog 的設計者想要以 C 程式語言為基礎設計一種語言，可以使工程師比較容易學習。
Verilog 是由en:Gateway Design Automation公司於大約1984年開始發展。Gateway Design Automation公司後來被 Cadence Design Systems於1990年所購併。現在 Cadence 對於 Gateway 公司的 Verilog 和 Verilog-XL 模擬器擁有全部的財產權。
编程之美：微软技术面试心得
《编程之美》小组 / 电子工业出版社 / 2018-9 / 79
《编程之美：微软技术面试心得》收集了约60道算法和程序设计的题目，这些题目大部分在微软的笔试、面试中出现过，有的曾被微软员工热烈地讨论过。作者试图从书中各种有趣的问题出发，引导读者发现问题、分析问题、解决问题，寻找更优的解法。《编程之美：微软技术面试心得》内容分为以下几个部分。 游戏之乐：从游戏和其他有趣问题出发，化繁为简，分析总结。 数字之魅：编程的过程实际上就是和数字及字符打交道的......一起来看看 《编程之美：微软技术面试心得》 这本书的介绍吧!
